Все становится еще более интересным, если учесть, что у каждого процессора как правило есть собственный L1 кэш и данные в кэшах разных процессоров, использующих общую главную память, могут не совпадать. Именно для решения этой проблемы в многоядерных MIPS имеется coherence management unit, который делает кэши когерентными, чтобы программисты с ума не сошли.